PATENT ABSTRACTS OF JAPAN

(11) Publication number:

08-264785

(43) Date of publication of application: 11.10.1996

(51)Int.CI.

H01L 29/78 H01L 21/3205 H01L 21/8234 H01L 27/088

(21)Application number: 07-353915

(71)Applicant : SILICONIX INC

(22)Date of filing:

28,12,1995

(72)Inventor: WILLIAMS RICHARD K

(30)Priority

Priority number: 94 367388

Priority date: 30.12.1994


Priority country: US

(54) INTEGRATED CIRCUIT DIE ITS AND MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To make small the resistance of an inner bus and other conductive path by a method wherein a channel or a groove in longitudinal direction is formed on the conductive path of the bus and other thin film by etching a passivation layer, and a metal strap layer is formed on the thin film by nonelectrolytic plating.

SOLUTION: The first metal layer 70 contains conductive lines 70A to 70G. The second metal layer 71 contains buses 71A and 71B. The bus 71A is connected to the lines 70A and 70C by a bias. The bus 71B is connected to the lines 70D and 70F. A metal strap layer 72 is formed by plating on the upper surface of the buses 71A and 71B. The pitch of the line of the first metal layer is completely cut off from a power bus wiring rule. As resistance can be made small by forming a thick metal layer only on the part where the second metal line is formed in wide line width, the second thin metal layer, having a narrow interval between lines, can be used.



LEGAL STATUS

[Date of request for examination]

14.03.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-264785

(43)公開日 平成8年(1996)10月11日


(51) Int.Cl.6		識別記号 庁内整理番号		FI		技術表示箇所		
H 0 1 L	29/78		9055 – 4M	H01L	29/78	6 5 2 N	Л	
	21/3205 21/8234			:	21/88	B M		
	27/088			;	27/08	1021	Ξ	
				 农 宿查審	未請求	請求項の数57	FD	(全 19 頁)
(21)出願番号		特願平7-353915		(71)出願人	591077450			
					シリココ	ニックス・インコ	コーポし	ノイテッド
(22)出願日		平成7年(1995)12		SIL	ICONIX	NC	DRPORA	
				1	TED			
(31)優先権主張番号		08/367, 3		アメリカ合衆国カリフォルニア州95054・				
(32)優先日		1994年12月30日			サンタクララ・ローレ		レウット	ドロード
(33)優先権主張国		米国 (US)			2201			
				(72)発明者	リチャー	リチャード・ケイ・ウィリアムズ アメリカ合衆国カリフォルニア州95014・		
					アメリカ			
					クーペノ	クーペルティーノ・ノーウィックアベニュ		
				<u> </u>	— 102	92		
				(74)代理人	弁理士	大島 陽一	(外14	3)

(54) 【発明の名称】 集積回路ダイ及びその製造方法

(57)【要約】

内部パスその他の導電経路の抵抗が小さい 集積回路ダイ及びその製造方法を提供すること。

【解決手段】 本発明によると、上面のパスその他の 導電経路上に比較的厚い金属ストラップ層が形成され る。金属ストラップ層は、バスなどの上部を覆うパッシ ベーション層をエッチングして縦方向の溝を形成し、こ の湾内に於いて厚い金属層をめっきすることにより形成 される。ニッケルをメッキすることが好ましい。金属ス トラップ層によって、バスの抵抗を大幅に減少させるこ とができる。



イ。

1

【特許請求の範囲】

【請求項1】 集積回路ダイであって、

第1金属導電経路と、

前記第1金属導電経路の表面上に形成された第1金属ス トラップ層と、

当該ダイの表面上に横方向に延在するパッシベーション

前記第1金属導電経路と前記第1金属ストラップ層は、 当該ダイについて概ね横方向に電流を流すためのもので

前記第1金属ストラップ層が前記パッシベーション層を 横切っていることを特徴とする集積回路ダイ。

【請求項2】 前記第1金属導電経路の側縁が前記第 1金属ストラップ層の側縁を越えて横方向に延在してお り、前記パッシペーション層が前記第1金属導電経路の 前記表面の一部を覆っていることを特徴とする請求項1 に記載の集積回路ダイ。

【請求項3】 前記パッシベーション層が前記第1金 属ストラップ層の前記側縁の一部に接していることを特 徴とする請求項2に記載の集積回路ダイ。

【請求項4】 前記第1金属ストラップ層がニッケル の層を含んでいることを特徴とする請求項1に記載の集 積回路ダイ。

前記第1金属ストラップ層が前記第1 【請求項5】 金属導電経路と接触する接着層を含んでいることを特徴 とする請求項1に記載の集積回路ダイ。

【請求項6】 前記接着層がチタンを含んでいること を特徴とする請求項5に記載の集積回路ダイ。

【請求項7】 前記第1金属ストラップ層が、該第1 金属ストラップ層の上面を覆う表面層を含んでいること 30 を特徴とする請求項1に記載の集積回路ダイ。

【請求項8】 前記表面層が金を含んでいることを特 徴とする請求項7に記載の集積回路ダイ。

【請求項9】 前記第1金属導電経路が上面金属層に 含まれ、当該ダイが更に下側金属層含んでおり、この下 側金属層が少なくとも、

第2金属導電経路と、

前記第1金属導電経路と前記第2金属導電経路との間に 延在して前記第1金属導電経路と前記第2金属導電経路 との間に導電経路を形成するパイアとを含んでいること 40 イスであることを請求項16に記載の集積回路ダイ。 を特徴とする請求項1に記載の集積回路ダイ。

【請求項10】 前記上面金属層が更に第3金属導電 経路を含んでおり、

前記下側金属層が更に、

前記第2金属導電経路と概ね平行な第4金属導電経路 と、

前記第3金属導電経路と前記第4金属導電経路との間に 延在して前記第3導電経路と前記第4金属導電経路との 間に導電経路を形成する第2パイアとを含んでいること を特徴とする請求項9に記載の集積同路ダイ。

【請求項11】 前記第2及び第4金属導電経路が、 前記第1及び第2金属導電経路に対し斜めに配列されて いることを特徴とする請求項10に記載の集積回路ダ

【請求項12】 更にパワーMOSFETを含むこと を特徴とする請求項1に記載の集積回路ダイ。

【請求項13】 前記パワーMOSFETがラテラル デパイスであることを特徴とする請求項12に記載の集 積回路ダイ。

【請求項14】 更に第2金属導電経路を含み、各金 10 属導電経路が他方の金属導電経路のフィンガと櫛歯状に 互い違いになるように配列された複数のフィンガを含ん でいることを特徴とする請求項1に記載の集積回路ダ 1.

【請求項15】 準パーチカル二重拡散MOSFET を含むことを特徴とする請求項1に記載の集積回路ダ イ。

【請求項16】 ラテラルMOSFETを含むことを 特徴とする請求項1に記載の集積回路ダイ。

前記ラテラルMOSFETのドレイ 20 【請求項17】 ン領域が低濃度にドーピングされた領域を含むことを特 徴とする請求項16に記載の集積回路ダイ。

【請求項18】 前記MOSFETがNチャネルデバ イスであることを特徴とする請求項16に記載の集積回 路ダイ。

【請求項19】 前記MOSFETが当該ダイのPウ ェル内に形成されていることを特徴とする請求項18に 記載の集積回路ダイ。

【請求項20】 前記MOSFETのドレイン領域が 低濃度にドーピングされた領域を含んでいることを特徴 とする請求項18に記載の集積回路ダイ。

前記MOSFETが、このMOSF 【請求項21】 ETのソース領域に短絡されたポディコンタクト領域を 含んでいることを特徴とする請求項18に記載の集積回 路ダイ。

【請求項22】 前記MOSFETが二重拡散デバイ スであることを特徴とする請求項18に記載の集積回路 ダイ。

【請求項23】 前記MOSFETがPチャネルデパ

前記MOSFETが当該ダイのNウ 【請求項24】 ェル内に形成されていることを特徴とする請求項23に 記載の集積回路ダイ。

【請求項25】 前記金属ストラップ層が複数の縦方 向セグメントに形成されていることを特徴とする請求項 1に記載の集積回路ダイ。

【 請求項26】 前記接着層が亜鉛を含んでいること を特徴とする請求項5に記載の集積回路ダイ。

更に前記表面層にポンディングされ 【請求項27】 50 たワイヤを含んでいることを特徴とする語求項7に記載

2

の集積回路ダイ。

【請求項28】 前記ワイヤが金を含んでいることを 特徴とする請求項27に記載の集積回路ダイ。

【請求項29】 前記ワイヤがアルミニウムを含んでいることを特徴とする請求項27に記載の集積回路ダイ。

【請求項30】 前記金属ストラップ層が当該ダイの 前記パッシペーション層に開孔が開けられている領域に のみ配置されていることを特徴とする請求項1に記載の 集積回路ダイ。

【請求項31】 更に、第2金属導電経路と前記第2 金属導電経路の表面上に形成された第2金属ストラップ 配とを含み、

前記第1金属導電経路と前記第1金属ストラップ層がグランドパスを形成し、前記第2金属導電経路と前記第2金属ストラップ層が電圧供給パスを形成していることを特徴とする請求項1に記載の集積回路ダイ。

【請求項32】 集積回路ダイの製造方法であって、 半導体基板内に半導体デバイスを形成する過程と、 前記基板上に絶縁層を形成する過程と、

前記絶縁層上に導電経路を形成して前記半導体デバイスとの電気的コンタクトを形成する過程と、

前記絶縁層及び前記導電経路上にパッシベーション層を 形成する過程と、

前記パッシペーション層をエッチングして前記導電経路 の上に縦方向溝を形成し、前記導電経路の露出面を生成 する過程と、

前記露出面上に金属ストラップ層を形成する過程とを含むことを特徴とする集積回路ダイの製造方法。

【請求項33】 前記パッシベーション層のエッチン 30 グ過程がウェットエッチングによって行われることを特 徴とする請求項32に記載の方法。

【請求項34】 前記パッシベーション層のエッチング過程がドライエッチングによって行われることを特徴とする請求項32に記載の方法。

【請求項35】 前記パッシベーション層のエッチン グ過程が反応性イオンエッチングによって行われること を特徴とする請求項32に記載の方法。

【請求項36】 前記金属ストラップ層の形成過程が、ニッケル層をめっきする過程を含むことを特徴とす 40 る請求項32に記載の方法。

【請求項37】 前記金属ストラップ層の形成過程 が、前記導電経路上に亜鉛層をめっきする過程を含むこ とを特徴とする請求項36に記載の方法。

【請求項38】 前記金属ストラップ層の形成過程が、前記ニッケル層の上に金の層をめっきする過程を含むことを特徴とする請求項36に記載の方法。

【請求項39】 前記金属ストラップ層の形成過程 が、金の層をめっきする過程を含むことを特徴とする請 求項32に記載の方法。

【請求項41】 前記金属ストラップ層の形成過程が、前記パッシベーション層のエッジにオーパラップする接着層の形成を含んでいることを特徴とする請求項32に記載の方法。

【 請求項42】 前記接着層の形成過程が、前記露出 10 面と前記パッシペーション層の上に金属層を形成する過程と、

前記金属層をエッチングして前記縦方向溝より大きいサイズになるように形成する過程を含むことを特徴とする 請求項41に記載の方法。

【請求項43】 前記接着層がチタンを含んでいることを特徴とする請求項42に記載の方法。

【請求項44】 前記接着層が亜鉛を含んでいることを特徴とする請求項42に記載の方法。

【請求項45】 前記第1金属ストラップ層が12μ 20 mよりも厚いことを特徴とする請求項1に記載の集積回 路ダイ。

【請求項46】 前記第1金属ストラップ層の厚さが が25 μ m未満であることを特徴とする請求項45に記載の集積回路ダイ。

【請求項47】 前記第1金属ストラップMが 20μ mよりもMいことを特徴とする請求項45に記載の集積 回路Mイ。

【請求項48】 前記第1金属ストラップ層の厚さが 30μ m未満であることを特徴とする請求項47に記載の集積回路ダイ。

【請求項49】 当該ダイに関して概ね横方向に電流を流すための金属導電経路と、

前記金属導電経路の表面上に形成された金属ストラップ層とを含み、

前記金属ストラップ層が $12\mu m$ よりも厚いことを特徴とする集積回路ダイ。

【請求項50】 前記金属ストラップ層の厚さが25 μm未満であることを特徴とする請求項49に記載の集 積回路ダイ。

7 【請求項51】 前記金属ストラップ層が20μmより厚いことを特徴とする請求項49に記載の集積回路ダイ。

【請求項52】 前記金属ストラップ層の厚さが30 μm未満であることを特徴とする請求項51に記載の集積回路ダイ。

【請求項53】 集積回路ダイであって、

当該ダイに関し横方向に電流を流すためのパスと、当該 ダイに形成された電子素子上に形成されたパッシベーション**別とを含み、**

50 前記パスが、前記パッシペーション層の上面より下のレ

4

ベルに位置する底面と、前記パッシペーション層の前記 上面より上のレベルに位置する上面とを有することを特 徴とする集積回路ダイ。

【請求項54】 前記パスが、

前記パッシベーション層の前記上面より下に位置する比 較的薄い下側層と、

前記パッシペーション層の前記上面より下に位置する底 面と、前記パッシペーション層の前記上面より上に位置 する上面とを有する比較的厚い上側層とを含むことを特 徴とする請求項53に記載の集積回路ダイ。

前記パスが、更に、前記下側層と前 【請求項55】 記上側層との間に位置する接着層を含むことを特徴とす る請求項54に記載の集積回路ダイ。

【請求項56】 前記パスが、更に、前記上側層の上 に位置するポンディング層を含むことを特徴とする請求 項54に記載の集積回路ダイ。

【請求項57】 前記パスの垂直方向サイズが12μ m以上であることを特徴とする請求項53に記載の集積 回路ダイ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、集積回路として形 成されたラテラルパワーMOSFET (lateral power M OSFET) に関する。特に、MOSFETその他の回路素 子を互いにまたは外部のデバイスと連結するための内部 バスその他の導電経路の抵抗が小さくされた集積回路に 関する。

[0002]

【従来の技術】パワーMOSFETのオン状態抵抗は、 一般に、金属導電体(ボンディングワイヤ、パス、その 30 他)の抵抗とチャネル抵抗の和である。集積回路(inte gratedcircuit:IC)として形成されたパワーMOS FETの特性は、金属導電体の抵抗のため、独立して形 成されたものに比べ劣る。この問題は、一時期、パワー IC内に2層の金属層を導入することによって解決され ていた。しかしながら、近年、バーチカル及びラテラル パワーMOSFETのチャネル抵抗が更に小さくなって きたことにより、金属インターコネクト (metal interc onnects)の抵抗が再び問題になってきた。例えば、チ ップ間にまたがるパス配線 (cross-chip busing) が必 40 要とされるような場合、金属抵抗がシリコンデパイスの 抵抗を越えることも起こりかねなくなってきた。

【0003】従来のICパワーMOSFETでは、金属 層は、スパッタリング、化学蒸着等によって形成され、 典型的には窒化シリコンまたはある種のガラス(例え ば、ポロホスホシリケート (borophosphosilicate) ガ ラス)からなるパッシベーション層に覆われている。抵 抗をできるだけ小さくするため金属層の厚さを増加する ことは、ICに於ける実装密度の増加という要望と多く の点でマッチしない。また、1 umの厚さでも、シート 50 がった低抵抗の共通パスに接続されなければならない。

抵抗 (sheet resistance) が1スクエア (square) 当た り30m Ω に達し、50m Ω ラテラルパワーMOSFE Tの設計に重大な問題が発生することがある。また、動 作電圧が12Vから5V、更に3Vにまで下がってきた ため、個々のデバイスセルのサイズが小さくなってきて いる。セルサイズが小さくなってきたことにより、例え ば、今日好ましい構造とされているソースとドレインが 交互に配置されたクローズドセルアレイ (closed-cell array) では、第1金属層のピッチ (pitch) をより狭く 10 し、コンタクトをより小さくする必要が生じている。あ る例では、このようなピッチに対する要求のため、第1 金属層の厚さが $1 \mu m$ 以下、時には $0.3 \mu m$ 程度にま で減少されているものもある。第1金属層が厚いと、第 2 金属層に於ける階段状被覆 (step coverage) の問題 を避けるのに必要な平坦化処理にも問題が生じることが

【0004】第2金風層の厚さが増加することによって も、特にエッチングプロセスに於いて、問題が生じるこ とがある。厚さが 2 μmを越えると、フォトレジストを 20 厚くする必要が生じることによって、また金属エッチン グプロセスそれ自身が複雑になる(即ち、エッチングさ れた物質の再付着、ガスの化学量論的変化、加熱など) ことによってドライエッチングが困難になる。ウエット エッチングは、レジストの剥げ落ちの影響を受け、それ によってノッチング ("マウスパイティング (mouse bi ting) ") が生じることがあるため、金属間スペースを 非常に広く (例えば、4 µmの厚さの金属層の場合、1 5 μm) する必要があり、パイア (via) の金属とのオ ーパラップも大きくなる。これらの要望に合うような金 属層は、I Cのロジック領域に於いては役に立たない。 そのような最小ライン幅及び間隔では、単位面積当たり のインターコネクト数が少なくなりすぎ、またピッチが 大きくなりすぎるため、高密度実装を実現することがで きないからである。

【0005】金属抵抗は、パワーICの設計に於いて、 特に以下の2つの領域に影響を与える。即ち(1)デバ イス間及びダイのエッジに沿って配線されたパス、

(2) 所与のラテラルパワーデパイス内の導電性フィン ガ (conductive fingers) に影響を与える。デパイス間 を結ぶパスに於いて、金属は直列に接続された抵抗素子 として働く。全抵抗に対しそれが寄与する程度は、その シート抵抗×スクエア数として計算される。例えば、図 1に示すような三相プッシュプルモータドライバについ て考えてみる。このドライパは6個のMOSFETを含 んでおり、その内3つは高電位側に、3つは低電位側に ある。3つの低電位側MOSFET (ALSS、BLSS、C LSS) はICのグランドパッド (ground pad) に低抵抗 接続されなければならず、同様に、高電位側の3つのデ バイス (Asss、Bass、Cass) は、Vooパッドにつな

30

各相は、出力パット (Aout、Boot、Coot) を有して おり、それらはこの図では、模式的に、高電位側MOS FETと低電位側MOSFETの間の共通ノードに位置 するものとして示されている。従って、この場合、少な くとも5つのパワーパッド (power pad) が必要であ る。都合の悪いことに、出力パッドは図2に示されてい るようにダイ (die) の中心に配置することはできな い。"深い"ボンディングワイヤ、即ち、ダイのエッジ (リードフレームが配置されている) からダイの中央部 へと伸びるポンディングワイヤは通常禁止されている。 "深い"ポンディングワイヤがダイの表面や他のポンデ ィングワイヤとショートするリスクは大きすぎる。別の リスクとして、ワイヤがたるんで"スクライプストリー ト (scribe street) "に接触することにより生じるグ ランドとのショート ("ワイヤウォッシュ (wire was h) "と呼ばれている) もある。薄い表面実装パッケー ジでは、プラスチックパッケージの上部から深いポンデ ィングワイヤが突き出ることもあり得る。また、一つの ポンディングワイヤによって50mΩ以上の抵抗が生じ

【0006】更に例を続ける。図3に示されているように、出力パットがダイのエッジ付近に位置するようにプッシュプルステージ(push-pull stage)を並べ替えると、グランド及びVppパスラインの長さが増加して抵抗が増す。結局、パットの数を増加(5個から少なくとも7個)することなく、Vpp、グランド及び出力の接続に於いて抵抗を十分小さくできるようなレイアウトはない。

ることもある。これらの理由のため、IC中のポンディ

ングパッドは、通常、ダイのエッジ付近に配置しなけれ

ばならない。

【0007】デパイス内の金属の抵抗に対する影響はより複雑である。図4は、ポンディングワイヤ抵抗R $_{\bullet 1, 1 \bullet}$ 、ひとまとめにされたメタルフィンガ (metal finger) 抵抗R $_{\bullet 1, 1 \bullet}$ 、及びMOSFETチャネル抵抗を有する理想化されたMOSFETのモデルを図示している。しかし、図5を参照すると、フィンガ抵抗を"ひとまとめ"にできるという仮定は適切ではないということがわかる。図5に於いて、MOSFET $M_A \sim M_F$ は、ドレインフィンガ (drain finger) Dとソースフィンガ (source finger) Sとの間に並列に接続されている。ドレインフィンガDは1d~5dの符号が付された5つのスクエアを含んでおり、ソースフィンガSは1s~5sの符号が付された5つのスクエアを含んでいる。

【0008】MOSFET M₁~M₁が全て同じ電流を流していると仮定してみる。ソース側の金属スクエア5sは、6個のMOSFETを流れる全電流を担わなければならないことに気付くだろう。ドレイン側のスクエア5dは、MOSFET M₁の電流だけを流せばよい。それに対し、スクエア1dは全電流を担わなければならない。ドレイン側のスクエア1dとソース側のスクエア50

8

5 s を流れる電流が他より大きいため、これらのスクエアに於ける電圧降下は、他のスクエアに於ける電圧降下よりも大きい。等価回路を図6に示す。この図では、スクエア1d~5d及び1s~5sによって表されていた分布抵抗(distributed resistances)は、個々のMOSFETとMOSFETの間に示されている。このように抵抗が分布していることにより、MOSFETが単純に並列に接続されていると考えたり、それらを流れる電流が均一であると考えたりすることはできない。結局、このようなネットワークの等価抵抗は、MOSFETの並列抵抗に、ひとまとめにされたメタルフィンガ抵抗を加えるといった単純なモデルによるものより大きくなる。

【0009】図7は、既知の電流 I がネットワークに流 されているときの、ソースフィンガSに沿った電圧の降 下(Vュ。ュӷ。。)と、ドレインフィンガDに沿った電圧の 降下(Varata)を示している。予測されるように、大 きな電圧降下がソースフィンガSの一端とドレインフィ ンガDの他端に於いて発生する。各フィンガに沿った電 圧は、より多くのMOSFETがフィンガに電流を供給 するにつれ放物線状に変化する。V、。ureaとVarainの 非線形な変化を仮定すると、所与のMOSFETの両端 にかかる電圧は、その点に於けるドレインフィンガとソ ースフィンガの電位差(Varain - Vasarra)となる。 両端に於いては、MOSFET (MA及びMe) の両端に かかる電圧が端子(供給)電圧(Voo)に対し比較的大 きな値となることに注意されたい。中央に近づくにつれ フィンガでの電圧降下が大きくなり、MOSFET M c及びMoに於いてMOSFETの両端の電圧は最小とな る。どのMOSFETに於いても飽和が発生しないぐら い電流密度が十分小さいと仮定すると、各MOSFET は線形抵抗と考えることができる。従って、あるMOS FETを流れる電流は、そのMOSFETの両端にかか る電圧をVasで表し、そのMOSFETの抵抗をRasで 表すと、Vas/Rasと表すことができる。

【0010】図8の曲線Crは、MOSFET Mx~Mpの各々の両端の電圧Vanを図示したものである。図8から明らかなように、フィンガの中央部のMOSFET Mc及びMaを流れる電流は、フィンガの両端のMOSFETを流れる電流より小さい。従って、これらのMOSFETは、より端に配置されたMOSFETよりも高い抵抗を有しているかのように振る舞う。フィンガをより長くすると、あまり多くの電流を担わない中央部のセルの数が増え、ダイの所与の領域に対する等価抵抗が増大する。従って、MOSFETの電流飽和やゲートパイアス等の影響がなくても、メタルフィンガ抵抗のため、フィンガが長くなることによって、デパイスのトータルの抵抗は非線形に増加する。図8には、寄生抵抗がない理想的な場合に対するMOSFET Mx~Mpの各々の両端の電圧降下(曲線Cs)、及び図4に示されている

ように抵抗をひとまとめにしてモデル化した場合に対す るMOSFET MA~Meの各々の両端の電圧降下(曲 線C2)も併せて示した。

【0011】外部回路の状態によってゲートとソースパ ットの間の電圧が増加していくと、まずフィンガの両端 のデパイスが電流飽和状態となり、フィンガのより中央 寄りのセルの電流負荷が増加する。後者のセルは、電流 が各MOSFETに均一に流れる場合に比べてより早く 飽和状態となり、その影響は次々と続いていく。この現 象は、フィンガ抵抗に関する第2の問題を提示する。即 10 ち、電流が不均一なことにより、個々のMOSFETの 飽和が早まって線形動作領域が狭まると共に、金属フィ ンガS及びDに沿った電力分布が不均一となる。

【0012】更に、フィンガSに沿って分布する抵抗に より、フィンガの端部 (MOSFET MA) に於ける 電圧が増加し、それによってゲートドライブレベルが低 下する。デバイスがゲートパッドから離れる程、ゲート ドライブに於ける低下も大きくなる。ゲートドライブ電 圧(Vss)がより小さくなるということは、MOSFE Tがより高い抵抗を有し、より早く飽和するということ 20 を意味する。

【0013】従来技術では、エレクトロマイグレーショ ン (electromigration)、即ち、アルミニウムのような 柔らかい金属に於ける高電流密度から生じる信頼性の問 題、を避けるため三角形またはくさび形のパスが用いら れている。これによって、所与のパスまたはフィンガに 沿ったMOSFET間の電圧降下が均等化されやすくな る(即ち、バスの断面積がパットに向かって増加する) が、三角形のパスによってレイアウト上の制約が生じる ため、今日の高密度実装技術には合わなくなっている。 更に、図9に示されている櫛歯状に互い違いに配列され たパスレイアウトのように、パスの抵抗の問題は二次元 的である。即ち、金属は、フィンガに沿った(ダイのエ ッジに垂直な方向)抵抗に影響するだけでなく、ダイの エッジに沿った金属ソースパス及びドレインパスに於い ても分布抵抗として影響を与える。パスを三角形状にす る試みは無駄な領域を発生させ、解消しようと意図した 分布抵抗の問題よりもより悪い影響を与える結果となる だろう。

【0014】図10は、直線的なグリッド状に形成され 40 た髙密度実装セルアレイを図示している。このパターン の利点のいくつかは、米国特許第5, 412, 239号 明細書に述べられている。この特許明細書は本出願に引 証として加えられる。ポリシリコンゲートは"クッキー 型"のように形成されている(即ちアレイ状に並べられ た開孔が設けられたシート状に形成されている)。ソー スコンタクトとドレインコンタクトが、交互にこれらの 開口を通って延在している(ソースに対して符号Sを、 ドレインに対して符号Dを付した)。図11に示されて いるように、第1金属層のトレースは、同じタイプ(ド 50 は、パッシペーション層をエッチングして、パスその他

10

レインまたはソース) のコンタクトを結ぶように対角線 方向(斜め)に配列されている。ここでもまた、Sはソ ースの金属トレースを示し、Dはドレインの金属トレー スを示す。図12に示されているように、第2金属層に は、櫛歯状にかみ合わされれたフィンガが含まれてお り、それらはセルに対し平行なパターンに配列されてい る。これらのフィンガは一つ置きに、下に位置するソー スまたはドレインセルにパイアを介して接続されてい る。即ち、第1金属層と第2金属層の間のパイアによる 接続は、交互に"ストライプ"状になされる。ドレイン ストライプの下には、"ドレイン"第1金属パスへのパ イアのみが含まれる(図11の中央領域に示されてい る)。中央領域の第1金属層のソースパス内の電流は、 一番近い第2金属層のソースパスの下のパイアへと横向 きに流れなければならない。

【0015】従って、必要とされているのは、横方向分 布抵抗の値が小さく、ICパワーデパイスに於いて大き な電流を流すことのできる手段である。そのような技術 は、ポリシリコンゲートと第1金属層の幾何学的配置に 関する制約ができるだけ少なく、所与の領域に於ける抵 抗ができるだけ小さくなるように、それらが最適化可能 となっているべきである。更に、金属の階段状部(meta l steps) に形成されたパッシベーション層にクラック が入らないように、パッシベーション層で覆われる金属 を極端に厚くすることは避けなければならない。このよ うなクラックにより信頼性に問題が生じることがある。

[0016]

【発明が解決しようとする課題】従って、本発明の主な 目的は、内部パスその他の導電経路の抵抗が小さい集積 回路ダイ(ICダイ)及びその製造方法を提供すること *30* である。

[0017]

【課題を解決するための手段】本発明によると、金属ス トラップ層がICダイ内のパスその他の導電経路の表面 に形成される。金属ストラップ層はダイ内においてパッ シペーション層によって覆われておらず、むしろパッシ ペーション層はストラップ層の側縁に接しているとよ 17.

【0018】好適実施例では、金属ストラップ層は、バ スその他の導電経路に無電解めっきされた(electroles sly plated) 比較的厚いニッケル層を含む。パスはアル ミニウム層から形成することができる。アルミニウム層 は、アルミニウムシリコンやアルミニウム銅シリコンを 含むことができる。パッシベーション層が金属ストラッ プ層を覆っていないため、金属ストラップ層の厚さを、 例えば20乃至30μmに増加することができ、しかも パッシベーション層にクラックを発生させることもな 41

【0019】このような構成を形成するための方法で

の導電経路上に長手方向のチャネルまたは溝を形成す る。好適実施例では、亜鉛、チタン、または白金のよう な金属からなる接着層をめっきまたは成膜することによ って、パスとのコンタクトを改善する。続いて、その薄 膜上に、好ましくは無電解めっきによって金属ストラッ プ府を形成する。この金属ストラップ府の上に、更に別 の金属層(例えば、金または銀の層)を形成することも できる。金属ストラップ層を金や銀の薄い金属層で覆う ことにより、特殊な技術を用いることなく従来のワイヤ ボンディングによって金属ストラップ層をダイのエッジ 10 に直結することができる。

【0020】別の実施例では、厚いニッケル層の代わり に厚い金の層を用いてもよい。これによって、この厚い 金の層にポンディングワイヤを直接接合することができ る。

【0021】金属ストラップ層は、その下に位置するパ スその他の導電経路の抵抗を実質的に除去し、インター コネクトのシート抵抗を従来のインターコネクト構成に 較べてファクタ5乃至30も低減する。"深い"ポンデ ィング、即ちダイの内部にまで延びる長いワイヤボンデ 20 ィングも不要となる。

【0022】パスまたはフィンガ上の金属ストラップ層 は、1または複数の金属層を含む任意のICで、抵抗を 小さくするのに用いることができるが、パワーIC内に ロジックまたは制御回路と共に一体に形成されるラテラ ルパワーデバイスのオン状態抵抗を小さくするのに特に 有用である。このようなICは、パッシペーション層で 覆われた従来の金属パスと、上に金属ストラップ層が形 成されたパスの両方を含み得る。上に金属ストラップ層 が形成されたパスは通常に比べ幾分広い間隔を必要とす 30 るが、他のバスは従来と同じ間隔でよいため、実装密度 を低下させることなく、大電流を流すことのできるパス をサブミクロンオーダのインターコネクトに混ぜること ができる。ダイのエッジに位置するパス上に金属ストラ ップ層を形成することにより、これらのバスに分布した 抵抗を大幅に小さくすることができ、しかも使用される ワイヤポンドが多くなり過ぎることもない。

[0023]

【発明の実施の形態】図13は、金属ストラップ唇61 が上に形成された導電性金属層60の上面図である。こ の金属層60は、パス60Hから延在する導電性ライン 60A、60C、及び60Eと、パス60Gから延在す る導電性ライン60B、60D、及び60Fを含んでい る。導電性ライン60A~60Fは、櫛歯状に交互にか み合わされたフィンガの形態に配列されている。ワイヤ 62がポンディング位置62Bに於いてパス60Gに接 合され、ワイヤ63がポンディング位置63Bに於いて パス60Hに接合されている。

【0024】図14は、図13のライン14-14に於 ける断面図を示している。この断面図にはライン60D 50 イン60D上に金属ストラップ61Aの位置を、ライン

12

及び60日が含まれている。これらの下方には、シリコ ン基板64が位置しており、その上には酸化膜65が形 成されている。ライン60D及び60Eによって表され ている金属層60は、酸化膜65の上に形成されてい る。パッシベーション層66が酸化膜65の上に形成さ れており、ライン60D及び60Eのエッジを覆ってい る。金属ストラップ層61には金属ストラップ61A及 び61Dが含まれ、それらはそれぞれ導電性ライン60 D及び60Eの上に位置している。金属ストラップ層6 1は、パッシペーション層66によって覆われおらず、 パッシベーション層66は、例えばストラップ61Aの 側緑61Aa及び61Abに接している。ストラップ6 1A及び61Bはパッシペーション層66に形成された 縦方向の溝内に形成されている。この実施例では、金属 ストラップ層61は、ニッケル層67、薄い亜鉛層6 8、及び薄い金の層69を含んでいる。亜鉛層68はラ イン60D及び60E上に形成されており、金属層60 とニッケル層67の間の接着を強める働きをしている。 金の層69は、ワイヤボンディングが容易になるよう に、ニッケル層67の上及び側面に形成されている。

【0025】図13及び図14に於いて、金属層60 は、例えば、第2金属層である。その下に位置する第1 金属層は示されていない。

【0026】図15は、導電性ライン70A~70Gを 含む第1金属層70を示した断面図である。 導電性ライ ン70A~70Gは、例えば、図11に示したような対 角線方向のバスのように配列されていてもよい。別の方 法として、これらのラインを互い違いに櫛歯パターンに 配列することもできる。第2金属層71は、バス71A 及び71Bを含んでいる。パス71Aはパイアによって ライン70A及び70Cに接続され、バス71Bはライ ン70D及び70Fに接続されている。金属ストラップ 層72は、バス71A及び71Bの上面にめっきにより 形成されている。図15には、第1金属層の比較的細か いラインピッチと、第2金属層のパスの大きなピッチが どのようにして組み合わされているかが示されている。 本発明による構造では、第1金属層のラインのピッチ は、パワーパス配線ルール (powerbusing rules) から 完全に切り離されている。第1金属層のラインには、第 2 金属層の金属ストラップが関与するようなデザイン上 の制約はない。第2金属層のラインが広いライン幅で形 成されているところにのみ厚い金属層を形成して抵抗を 小さくすることができるため、ライン間の間隔が狭い薄 い第2金属層を用いることもできる。

【0027】金属ストラップ層61の形成プロセスを以 下に説明する。このプロセスは、パッシペーション層6 6が形成された後から始まる。

【0028】1. パッシベーション層66にパッド用開 口を形成するために用いたのと同じマスクを用いて、ラ

60 E上にライン61 Bの位置を画定する。

2. パッシペーション層66をウェットケミカルエッチ ングまたはドライエッチングによりエッチングし、ライ ン60D及び60E上に縦方向の溝を形成する。例え ば、反応性イオンエッチング(RIE)を用いることが できる。

 ライン60D及び60Eの露出された面にトリクロ ロエタン(TCA)を施して脱脂し、直後にフッ化水素 酸(HF)を用いて露出面に形成された酸化物をエッチ ングする。

4. 亜鉛酸塩溶液を用いて無電解めっきにより亜鉛薄膜 を形成し、形成された亜鉛膜を硫酸によってエッチパッ ク (etch back) する。滑らかで均一な亜鉛層を形成す るべく、この過程を数回繰り返す。その結果、好ましく は単層である亜鉛層68を形成する。

5. ニッケル層 6 7 をニッケル次リン酸塩(hypophosph ate nichel) 溶液を用いた無電解めっきにより形成し、 約12乃至25μmの厚さにする。

6. ニッケル層67の露出面を水洗する。

0. 1乃至0. 3μmの金の薄層を形成する。

8. 金の薄層を塩化水素酸によって洗浄する。

9. 自触媒作用を有するシアン化物/金溶液を用いて、 金の薄層上に更に金を無電解めっきし、金の層69を形 成する。

10. 仕上げに水で洗浄する。ダイアタッチ後、好まし くはダイのエッジ付近に於いて、露出されている金にワ イヤをポンディングする。金またはアルミニウムワイヤ を用いることができる。

【0029】このプロセスに関する更なる情報は、Lawr 30 ence Duraniによる "Engineering Handbook, 4th Ed., pg. 438" に記載されている。この文献は、引証として本 出願に加えられる。

【0030】別のプロセスでは、パッシベーション層を マスクしてエッチングした後、薄いチタン層を形成す る。続いて、このチタン層を、上記の過程2でパッシベ ーション層に形成された開口より僅かに大きいサイズに なるように、マスクしエッチングする(即ち、チタン層 はパッシベーション層と僅かにオーパラップする)。チ タン層の上に金めっきをしても良く、あるいはニッケル 40 中間層を最初に形成しても良い。上記オーバラップによ って、金属層60が後のエッチングその他の処理によっ て損傷されるのを防ぐことができる。

【0031】図16及び図17は、ラテラルパワーデパ イス内の分布抵抗をできるだけ小さくするため、本発明 による金属ストラップ層がどのように用いられているか を示した図である。図16は、図17の平面図のライン 16-16に於ける断面図である。図17には、櫛歯状 に交互にかみ合ったドレイン金属ストラップ 75とソー ス金属ストラップ78が示されている。ドレイン金属ス 50 率を有する。Nエピタキシャル圏(N-epi)72を基板

14

トラップ75の下には、第2金属パス76A(ハッチン グされたライン) 及び第1金属パス77Aが配置されて いる。ソース金属ストラップ78の下には、第2金属パ ス76B(ハッチングされたライン)及び第1金属パス 77Bが配置されている。図17内の点は、第1金属層 と第2金属層の間のパイアを表している。

【0032】図16はラテラルパワーデパイスの構造を 示している。電流は、ドレイン金属ストラップ 75から パス76A及び77A、N+シンカー (sinker) 70、 後、更に各Pポディ領域73A~73Fのチャネル領域 を通って流れる。チャネル領域の導通/非導通は、ゲー ト74A~74Dによって制御される。Pボディ領域7 3A~73Fのチャネル領域を流れた電流は、N+領域 (符号なし)、パス77B及び76Bを通って、パス7 6 Bに接続されたソース金属ストラップ78へと流れ る。パス77Aと77Bは第1金属層の一部であり、パ ス76Aと76Bは第2金属層の一部である。これは "準パーチカル (quasi-vertical)"または"アップド 7. ウェハを金の溶液に浸け、ニッケル層 6 7上に厚さ 20 レイン準パーチカル (up-drain quasi-vertical) "D MOSデバイスであり、60VパワーICでは良く知ら れている。準パーチカルデバイスでは、電流は埋込み層 へと垂直に流れ最終的に表面へ戻ってくるが、上面のバ ス内に於ける電流の流れは概ね横方向である。この意味 において、準パーチカルパワーMOSFETは"ラテラ ル"デバイスである。

> 【0033】第2金属層 (パス76A及び76B) は第 1金属層(パス77A及び77B)に、それらの間に位 置する誘電体層内のパイアを介して接続されている。第 1金属層は、バス77Bのような比較的幅の広いパス と、パス77Aのような比較的幅の狭いバスを含んでい る。比較的幅の広いパスは、MOSFETのソース/ボ ディ領域(Pボディ領域73A~73F)に接続され、 比較的幅の狭いパスはドレイン(N+シンカー70及び 埋込み層71)に接続されている。一方、第2金属層 (パス76A及び76B) のピッチは、ソースとドレイ ンラインの間でより均一になっている。パッシペーショ ン層79は、バス76A及び76Bの中央領域の滯部分 を除いて、第2金属層上に形成されている。金属ストラ ップ75及び78は上述したように形成されており、こ れらのストラップには、亜鉛、ニッケル、及び金の層が 含まれている。

> 【0034】図18~図19は、図16及び図17に示 したようなデパイスの製造方法を順に示している。図1 8に示されているように、まずP基板(P-sub)80に 約5×10¹⁴cm⁻²の濃度でポロンイオンを注入し、P埋 込み層81が配置されるP+領域を形成する。同様にア ンチモンを注入して、N+埋込み層71が配置されるN +領域を形成する。P基板80は、例えば4Ωcmの抵抗

面図に示されているように斜めに配列された導電性ライ ン100A~100Fを含んでいる。第2金風層はドレ インパス101Aとソースパス101Bを含んでいる。 第2金属層には、図23に示されているように、櫛歯状 に交互に配列された他のソース及びドレインパスも含ま れる。

16

80の上面に形成し、0.3乃至10Ωcmの抵抗率を有 し、2万至15μmの厚さとなるようにする。抵抗率が 約2Ωcnで、厚さが5乃至8μmであると特に好まし い。続いて、高濃度P+シンカーを形成し、上方に拡散 しているP+領域と重なるように拡散してP埋込み層 (PBL) 81とP隔離領域 (Piso) 82を形成する。同 様に、高濃度N+シンカーを形成し、上方に拡散してい るN+領域と重なるように拡散してN+埋込み層(NB L) 71とN+シンカー70を形成する。別の領域(図 示せず)に於いて、従来のCMOSデバイスの形成が容 易になるように、Pウェル拡散領域及び厚いLOCOS フィールド酸化膜を形成してもよい。

【0039】図22には"修正"が加えられており、こ の図では、パス101A及び101Bとライン100A ~100Fの間のパイアが、ライン100A~100F から個々のソース及びドレイン領域への金属コンタクト と同じ断面内に示されている。パス101A及び101 Bとライン100A~100Fとの間のパイアが黒く塗 られている図23に示されているように、図22に加え られた修正は実際と異なるものである。このことは、図 24の詳細な上面図により明確に示されている。また、 図25及び図26 (それぞれ、図24のライン25-2 5、ライン26-26についての断面図)にも見ること ができる。

【0035】図19を参照されたい。ゲート酸化膜8 3、ポリシリコン層を形成した後、ドーピング及びエッ チングを行いポリシリコンゲート84を形成する。続い て、Pポディ領域85A及び85Bに不純物を注入して (例えば1乃至10×10¹³cm⁻²の濃度でポロンを注 入)、0.9万至 4μ mの深さとなるように拡散させ る。Pボディ領域85A及び85Bは、ゲート84と自 己整合する。Pボディ領域85A及び85Bは、ゲート 20 84によって囲われた個々の"島"としてもよく、ある いはゲート84の各側に長寸のストライプ状に形成して もよい。

【0040】パス101A及び101Bの上面に接する ように、本発明による金属ストラップ102A及び10 2 Bが設けられている。このような構造により、パス1 02A及び102B上の任意の点と同じパス上の他の点 (例えば、ポンディングワイヤ接続) との間の抵抗は非 常に小さくなっている。

【0036】次に、図20に示されているように、マス クを通してN+及びP+をそれぞれ 5×10^{15} cm⁻²、9 ×10¹³ cm⁻² の濃度で導入し、P+及びN+コンタクト 領域を形成する。

【0041】図27~図30は、図22及び図23に示 したような種類のデバイスの製造プロセスを示したもの である。このようなデバイスのあるものはNチャネルデ バイスであり、またあるものはPチャネルデバイスであ る。図22の断面図及び図23では、Pチャネルデバイ スはNウェル領域内に形成され、Nチャネルデバイスは Pエピタキシャル層内に形成されている。所望に応じ て、Pエピタキシャル層内にPウェルを含ませることも

【0037】続いて、図21に示されているように、表 面の酸化膜をマスクしエッチングして、N+ドレイン と、N+/P+ソース/ボディ領域へのコンタクトを形 30 成する。続いて、アルミニウム銅シリコン(例えば、9 6%、2%、2%)をスパッタリングし、マスクし、エ ッチングしてパス77A及び77Bを形成する。LTO (低温酸化) ガラスなどからなる中間誘電体層を形成し た後、パス77A及び77Bへのパイア用の閉口をあ け、パス76A及び76Bを含む第2金属層を厚さ0. 6乃至4 μ mとなるように形成する。0.8乃至1 μ m の厚さがより好ましい。続いて、窒化物またはガラスか らなるパッシペーション層79を形成し、マスクして金 属ストラップ75及び78が形成されるべき場所に滯を 40 形成する。

【0042】このプロセスは、P基板110(抵抗率2 乃至20Ωcm) にN型ドーパントを1乃至5×10¹⁵cm -2の濃度で注入することから始まる。続いて、Pエピタ キシャル層111をP基板110の上面に成長させ、更 に拡散によって、N埋込み層112をP基板110とP エピタキシャル層111の接合部に形成する。続いてN 型ドーパントをPエピタキシャル層111の上面に注入 し、Pチャネルデバイス用のNウェル113を形成す る。同様にP型ドーパントを注入してPウェル114を 形成することができる。結果として得られる構造を、N チャネルデパイスに対し、図27に示す。

【0038】図22~図26は、図10~図12に示し たような種類のクローズドセルラテラルデパイスに於い て、本発明がどのように用いられるかを説明するための 図である。図22は、ソースとドレインが交互に配置さ れた複数のセルを表した"修正が加えられた"断面図で ある。各セルは、PN接合部の電界の大きさを制限する ため低濃度ドーピング領域(N-)を有している。これ らのセルは、Pエピタキシャル層 (P-epi) に形成され ている。第1金属層は、図23の部分的に破砕された上 50 ングし、エッチングしてゲート116A~116Dを形

【0043】図28に示されているように、Pエピタキ シャル層111の上面に、LOCOS酸化領域115A ~115Dを形成する。続いて、厚さ100乃至200 0Å(より好ましくは、175乃至400Å)のゲート 酸化膜を成膜した後、ポリシリコン層を形成し、ドーピ

成する。

【0044】図29に示されているように、Nウェル1 13内にP+領域を、Pウェル114内にN+領域を形 成する。Nウェル113内のP+領域はゲート116A と116Bに対し自己整合し、パワーPMOSデバイス 用のソース及びドレイン拡散領域を形成する。Pウェル 114では、フォトレジストマスクを用いてN+領域を ゲート116C及び116Dから1乃至2 µm離隔して 保持し、プランケットNードリフト注入 (blanket N-d rift implant) によって、低濃度にドーピングされたド 10 レイン (lightly doped drain: LDD) 構造を形成す る。即ち、パワーNMOSデバイスのソース及びドレイ ン拡散領域を形成するN+及びN-領域の複合構造を形 成する。別の方法として、N+領域がポリシリコンゲー トに接するようにし、ドリフト (N-) 領域を除去して も良い。別のパージョンとして、N-ドリフト注入を、 ポリシリコンゲート上に酸化物からなるサイドウォール スペーサ (siewall spacer) を形成する前に行うことも できる。注入されたN+はサイドウォール酸化物によっ てゲートから離隔するように保たれ、ソースとドレイン 20 の両方に 0. 25 μmの長さのドリフト領域が形成され る。更に、N+コンタクト領域117AをNウェル11 3内に形成し、P+コンタクト領域117BをPウェル 114内に形成する。

【0045】図30は第1金属層を示している。この層には対角線方向のパス118A~118Fが含まれる。それらの各々をパイアを介してP+またはドリフトされたN+領域の一つに接続する。更に別の対角線方向パス118GをNウェル113内のN+コンタクト領域に、118HをPウェル114内のP+コンタクト領域に接 30 続する。

【0046】第2金属層はバス119A及び119Bを含んでおり、それらは図23に示されているように櫛歯状に互いにかみ合っている。もしPMOS及びNMOSデバイスの全体が全て図示されたなら、第2金属層内の第2パスがPMOSデバイス内のライン118Bにも、NMOSデバイス内のライン118Eにも接続されている様子が示されるだろう。その後、金属ストラップ(図30内には示されていない)をバス119A及び119Bの上面にめっきすることにより形成する。

【0047】図31は、同じような、相補的な一対のデバイスの断面図であるが、各ウェル内にはより多くのセルが含まれ、金属ストラップ120A~120Dがそれぞれパス121A~121Dの上面に形成されている様子が示されている。

【0048】図32~図36は、本発明を適用することのできる他のいくつかのデバイスを示している。図32は、Pウェル内に形成された従来のNMOSデバイスを示している。図33に示されているデバイスも同様のデバイスだが、サイドウォールスペーサが使用されてお 50

18

り、N+領域に隣接して低濃度にドーピングされた短い (例えば0. 2 μm) Nドリフト領域 (N-) が形成さ れている点が異なる。低濃度にドーピングされたドレイ ン (lightly doped drain: LDD) の形成方法や目的 については、"Wolf, Silicon Processing For The VLS I Era, Vol. 2, Lattice Press (1990), pp. 354-360" に 記載されている。この文献は引証として本出願に加えら れる。図34は、各ソースセル内にN+/P+ソース/ ボディショートを有するパワーNMOSデパイスを示し ている。図35は、Pエピタキシャル間に形成されたラ テラルデバイスを図示しており、ここでは二重拡散され た (double-diffused) Pボディ領域が用いられてチャ ネルのパンチスルー(punchthrough)が防がれており、 注入されたNドリフト領域がある電圧(例えば60V) に対して最適化されている。図36は、図16に示した 準パーチカルデパイスと等価なラテラルデパイスを示し たものである。

【0049】金属ストラップ層の幅が広すぎると、金属 ストラップ層は、図38に示すような"サドル形"に形 成されやすい。ストラップの中央付近に於いて、めっき 溶液中の金属イオンが欠乏し易いからである。この問題 は、ストラップの幅を約25 μm以下に制限することに よって軽減することができる。別の方法として、ストラ ップを、図39の上面図に示されているような複数の縦 方向セグメントに形成してもよい。それによって、セグ メント間の"ジョイント部 (joints)"を通って、金属 イオンがストラップの中央部分により多く到達するよう にすることができる。この方法を用いると、バスの抵抗 は若干増加するが、金属ストラップ層が無い場合に較べ れば、全体的な分布抵抗をずっと小さくすることができ る。更に、金属ストラップをセグメント化することによ り、厚い金属とその下のシリコンの間の温度膨張係数の 違いによる応力を減少させることができるという利点も 生じる。

【0050】金属ストラップ層と従来のワイヤボンディ ングを用いた本発明は、他のタイプのラテラルパワーデ パイスにも用いることができる。更に、本発明はパワー デバイスに限定されるものではない。IC内のメインバ スでも、分布抵抗が小さくなることには利点があるだろ 40 う。例えば、図37に示されているICに於いて、グラ ンドパス140が、約30個の関連するスクエアを有し ているとしよう。厚さ1μmの第2金属層に対し抵抗は 1スクエア当たり約30m Ω であり、その合計は約 1Ω にもなる。 30μ mの厚さのニッケルと 1μ mの厚さの 金がめっきされたパスを用いることにより、この抵抗を 1スクエア当たり1.8mΩ程度まで小さくし、全抵抗 を60mΩ程度に低下させることができる。抵抗が小さ くなることによって、効率が良くなり、CMOSのラッ チアップのリスクが小さくなり、"グランドハウンス (通常動作中にグランドパスラインを流れる電流が変化 することによるパスラインの長さ方向に沿った電圧の変化)"が低減され、大電流パッファ出力のスイッチング 波形が改善される。

【0051】本発明を特定の実施例に基づいて説明してきたが、これらの実施例は例示を目的としたものであって限定することを意図したものではないことを理解されたい。本発明の請求範囲は特許請求の範囲に記載される。特に、パッシペーション層を形成した後に、厚い単層またはサンドイッチ構造の複数層の金属を用いて、ラテラルパワーデバイス内の薄い金属パスの抵抗を低下さりなることは、特定の製造プロセスに本発明を限定することを意図したものではなく、その中には、任意の電気的または無電解めっきプロセスまたは成膜プロセスが含まれる。

【図面の簡単な説明】

【図1】従来の三相プッシュプルモータドライバの回路 図である。

【図2】図1のモータドライバを含む I Cダイのレイアウトの一例を示した図である。

【図3】図1のモータドライバを含む I Cダイの別のレ 20イアウトを示した図である。

【図4】ポンディングワイヤ抵抗、ひとまとめにされた 金属フィンガ抵抗、及びチャネル抵抗を含む理想化され たMOSFETを示した図である。

【図5】導電性フィンガとフィンガの間に並列に接続された従来のMOSFETの構成を示した図である。

【図6】図5に示した構成の等化回路図である。

【図7】図5に示した導電性フィンガに沿った電圧を表した図である。

【図8】図5に示したMOSFETの各々の両端の電圧 30 を、抵抗がひとまとめにされたモデル及び寄生抵抗が全くない場合のモデルに対する電圧と比較して表した図である

【図9】2つのバスが交互に櫛歯状にかみ合わされ配列 された構成を示した図である。

【図10】MOSFETセルの直線的なアレイを示した 図である。

【図11】MOSFETセルの直線的なアレイ上に配列された第1金属層内のパスレイアウトを表した図である。

【図12】セルの直線的なアレイ上に配列された第2金 属層内のパスを表した図である。

【図13】 櫛歯状に交互にかみ合わされたフィンガを含むパス構造の上面図である。

【図14】図13に示した隣接する2つのフィンガの断面図である。

【図15】第1金属層と第2金属層を含み、それらの上に金属ストラップ層が設けられた構成を示している。

【図16】本発明による金属ストラップ層を用いた準パーチカル二重拡散MOSFETデパイスの断面図であ 50

る。

【図17】図16に示されているデパイスの上面図である。

20

【図18】図16及び図17に示されているようなデバイスの製造過程を示した図の一つである。

【図19】図16及び図17に示されているようなデバイスの製造過程を示した図の一つである。

【図20】図16及び図17に示されているようなデバイスの製造過程を示した図の一つである。

Ø 【図21】図16及び図17に示されているようなデバイスの製造過程を示した図の一つである。

【図22】本発明による金属ストラップを含むクローズドセルラテラルデパイスの断面図である。

【図23】図22に示したデバイスと似たデバイスの上面図である。

【図24】図22及び図23に示したクローズドセルラ テラルデバイスの詳細を示した図の一つである。

【図25】図22及び図23に示したクローズドセルラテラルデバイスの詳細を示した図の一つである。

7 【図26】図22及び図23に示したクローズドセルラテラルデバイスの詳細を示した図の一つである。

【図27】図22及び図23に示されているようなデバイスの製造過程を示した図の一つである。

【図28】図22及び図23に示されているようなデバイスの製造過程を示した図の一つである。

【図29】図22及び図23に示されているようなデバイスの製造過程を示した図の一つである。

【図30】図22及び図23に示されているようなデバイスの製造過程を示した図の一つである。

※ 【図31】図22及び図23に示したデパイスと似たデバイスの断面図であるが、各ウェルの中により多くのセルが含まれている点が異なる。

【図32】本発明の金属ストラップを含む従来のNMO Sデバイスを示した図である。

【図33】図32に似ているが、Nドリフト領域がデバイスの各セル内のN+領域に近接して形成されている点が異なるデバイスを示した図である。

【図34】ソースセルの各々においてソースとボディが 短絡されているパワーNMOSデバイスを示した図であ 40 る。

【図35】二重拡散されたPボディ領域とNドリフト領域とを含むラテラルデバイスを図示している。

【図36】図16に示した準パーチカルデバイスと等価なラテラルデバイスを図示している。

【図37】グランド及び電圧供給(VDD)パス上に形成された金属ストラップを含むノンパワーICを示した図である。

【図38】比較的幅の広い、サドル形に形成された金属 ストラップの断面図である。

の 【図39】セグメント化された金属ストラップを示した

図である。

【符号の説明】

- 1 d~5 d スクエア
- 1s~5s スクエア
- 60 導電性金属層
- 60A~60F 導電性ライン
- 60G パス
- 60H パス
- 61 金属ストラップ層
- 61A、61D 金属ストラップ
- 61Aa、61Ab ストラップ61Aの側縁
- 62、63 ワイヤ
- 62B、63B ポンディング位置
- 64 シリコン基板
- 65 酸化膜
- 66 パッシベーション層
- 67 ニッケル層
- 68 亜鉛層
- 69 金の層
- 70 第1金属層
- 70A~70G 導電性ライン
- 71 第2金属層
- 71A、71B パス
- 72 金属ストラップ層
- 73A~73F Pポディ領域
- 74A~74D ゲート
- 75 ドレイン金属ストラップ
- 76A、76B 第2金属パス
- 77A、77B 第1金属パス
- 78 ソース金属ストラップ
- 79 パッシベーション層
- 80 P基板 (P-sub)
- 81 P埋込み層

- 82 P隔離領域 (Piso)
- 83 ゲート酸化膜
- 84 ポリシリコンゲート
- 85A、85B Pポディ領域
- 100A~100F 導電性ライン
- 101A ドレインパス
- 1018 ソースパス
- 102A、102B 金属ストラップ
- 110 P基板
- 10 111 Pエピタキシャル層
 - 112 N埋込み層
 - 113 Nウェル
 - 114 Pウェル
 - 115A~115D LOCOS酸化領域
 - 116A~116D ゲート
 - 117A N+コンタクト領域
 - 117B P+コンタクト領域
 - 118A~118G パス
 - 119A、119B パス
- 20 120A~120D 金属ストラップ
 - 121A~121D パス
 - 140 グランドバス

ALSS. BLSS. CLSS. ABSS. BBSS. CBSS MOSF

【図12】

ΕT

Aout、Bout、Cout 出力パット

D ドレインフィンガ

MA~MF MOSFET

Rvire ポンディングワイヤ抵抗

Rneial メタルフィンガ抵抗

30 S ソースフィンガ


Vsource ソースフィンガS上の電圧


Varain ドレインフィンガD上の電圧


V_{DD} 端子電圧(供給電圧)

[図1]

【図 2】









【図14】 【図20】 _61Ab P-ISO P+ N+ N-Epi 61Aa ~70 61-N-Epi <u>72</u> PBL Ni <u>67</u> 66 71 P- sub <u>80</u> <u>65</u> SI <u>64</u>


【図15】




【図16】




【図27】




【図17】




【図21】




【図29】




【図22】




【図25】




【図28】







【図30】




【図31】




【図34】



【図37】



【図35】



【図36】

